## ⑫ 日本国特許庁 (JP)

10特許出願公開

# <sup>®</sup>公開特許公報(A)

昭59—996

Mint. Cl.3

識別記号

庁内整理番号

昭和59年(1984)1月6日 43公開

H 05 K 3/46 1/03 1/18

6465-5F 7216-5F 6810-5F

発明の数

審査請求 未請求

(全 6 頁)

#### ◎基板の接続構造

者

@特

昭57-108478

20出

願 昭57(1982)6月25日

仍発

曽我太佐男

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

仍発 明 者 鈴木誉也

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

@発 明 者 沢畠守

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

明 者 九嶋忠雄

> 日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

መዘዘ 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 高橋明夫

発明の名称 基板の接続構造 特許請求の範囲

1. 一方の基板の主表面に配置される多数個の一 方の電極端子と、上記一方の基板より大きい熱彫 張係数を有する他方の基板の主表面に配置される 多数個の他方の電極端子とが、それぞれ対応する ように金属材料によつて接続されるものに於いて、 上記一方の基板と上記他方の基板との間に、上記 一方の義仮の熱膨張係数より大きくかつ上記他方 の基板の熱膨張係数より小さい熱膨張係数を有す る中継基板を設け、該中機基板に形成される多数 個のスルーホールを介して、上記一方の電極選子 と上記他方の電極端子とが接続されることを特徴 とする基板の接続構造。

- 板の表面積は、上記一方の基板の表面積より大き いことを特徴とする基板の接続構造。
- 3. 特許請求の範囲第1項または第2項に於いて、 上記一方の善板は81チップであり、上記他方の

差板は多層プリント基板であり、上記中継基板は ALO。 系蓋板であることを特徴とする基板の接 统排造。

4. 停許請求の範囲第1項または第2項に於いて、 上記一方の基板は81チップであり、上記他方の 基板はAL<sub>1</sub>O<sub>4</sub>系基板であり、上配中継基板はSIC 基板であることを特徴とする基板の接続構造。 発明の詳細な説明

本発明は基板の接続構造に係り、特に高密度で 高信頼性に好選な基板の接続構造に関する。

従来の高密度マルチチップ実装として、例えば 特公昭 43-28735 号に示される様なSIチップ に多数個形成された電極とそれを支持する一方の 回路基板の端子部とをはんだで直接接合するCCB 法が知られている。この実装法の間組点は8iチ ップと支持体との間に熱膨張係数の差に超因する 熱亞が生じ、この熱亜を接続部のはんだが緩和す るため、はんだは次郎に疲労して破断に至ること である。このため、81チップと熱膨張係数が犬 きく異なる図略基板ははんだが容易に無疲労する

ため使用できない。

第1図(a)。(b)は従来例を示し、1は8iチップ、 2ははんだパンプ、3はAl2Oa多層板、4は AL<sub>1</sub>O<sub>1</sub>多層板の内閣のWペースト導体、6はWペ ース導体にNIめつきを2~3μm施した袋面配 腺導体、13はスルーホール導体、18は多層プ リント基板、6はCu箱リードを示す。第1図回 はSIチップ1とALOA多層基板3とをCCB接 合した一般的なCCB奥装構造である。SI と A410.3 との熱膨張係数の差から、10年以上の 寿命を保証するには最外周のはんだパンプ間距離 dは約5mまでしか、許されていない。また AL1O1多層配線基板3の内部配線導体4は'AL1O1 グリーンシートと同時に高温で焼成しなければな らない関係上、WもしくはMoペースト導体しか 使用できないため勝電率が8~10と高く、高速 計算に支障をきたしている。他方、第1図(b)に示 すどとく、第1図(a)のA42O,多層遊板の代わりに 誘電率の低い多層プリント18板を用いると、 Cu6導体と有機絶縁層でできているため、時間

は250 4 かである。

第3図(a), (b)はそれぞれグリーンシート12に パンチングで欠明けした断面図と平面図を示す。 8 i チップの低限全面には250μmピッチでは んだパンプが形成されている。従つて、中継基板 のグリーンシートの穴はスルーホールとするため、 同様に饒成された時点で250μmピッチで形成 される。

スルーホールは極14は第4図(a)に示す様にスルーホール13の内機にホトレジストと化学めつき法によりCu19球体を形成し、はんだ電信41は31チップ1のCCBはんだパンスルでは低41は31チップ1のCCBはんだパンスルーホール導体14は第4図(b)に示す様に既に発起のエスルーホール13に充塡した後の低によってスルーホール13に充塡した後のであってもよい。スルーホール導体の抵抗にないであってもよい。スルーホール等体の抵抗にないため、Ag、Cuペーストでも突襲した場

特開昭 59-996 (2)

率は3.5~4.5と低く、高速計算は可能になり上記(a)の欠点は改善される。しかし、多層ブリント板(ガラスエポキシ)の熱影張保数は1.6~1.2×10⁻゚/でと高いため、5.1(2.5×10⁻゚/で)との熱影張係数の登が大きくなり、はんだパンプは容易に熱疲労し破壊する欠点がある。

本発明の目的は上記欠点を除去し、熱膨張係数 が異なる基板構造において、実装密度及び信頼性 は従来並みに維持し、熱強を緩和する構造を提供 するととにある。

上配目的を達成する本発明の特徴とするところは、一対の基板間に両者の中間の熱膨張係数を有する中継基板を設け、中継基板のスルーホールを介して一対の基板の電極端子間を接続するととにある。

以下本発明を図面を用いて静細に説明する。 (実施例1)

第2図は中継基板となるAliO。基板の製造工程を示す図である。 焼結された中継基板の厚さは 0.5 mm、 スルーホール直径は 1.5 0 μm、 ビッチ

合に計算速度に影響を与えない。

まず81チップ1上のPb-5w1%8mはんだパンプとAL1O。 基根15をロジン系フラックスを用いて、最高33℃の温度で接続後、トリクレン、アセトンでフラックスを洗浄する。一方、多層ブリント基板18上の表面層には250μmのピッチで形成されたCu箔電極上にPb-60w1%Sm組成のはんだめつき16(もしくはペースト)を施し、ポンディングし易くするため平坦に保つた状態にしておく、もしくは再溶験してはんだ中に

含まれているガスを放出させると同時に基板の電 低上に半球状のはんだ16を形成する。先に接合 した8iチップ1とAL2O2基板15は多層ブリン ト基板18に位置決め後、220℃の雰囲気炉で 接続する。この時8iチップ1とAL2O2基板15 とを接続したはんだ(Pbー5w1%5n)は触点が 約300℃のため、溶触しない。

第6図は本実施例に於ける耐熱疲労性を示すために、動作中の81チップ1の最大温度75 じと 室温との温度環胞を1日1回のサイクルで受けた とき10年間の寿命を保証する最外間のパンプ間 距離はを示したものである。

はんだパンプの熱疲労寿命(NI)は次式によ つて求められる。

$$Nf = \frac{A}{d\tau^2} \qquad \dots \dots (1)$$

$$dr_i = \frac{d (\alpha A \mathcal{L}_2 O_3 - d 8 i) dT}{h_i} \cdots (2)$$

$$\Delta \gamma_{z} = \frac{d(\alpha PB - dA \mathcal{L}_{z}O_{z}) \Delta T}{h_{z}} \dots \dots (3)$$

はんだパンプの熱疲労貯命 (N I ) は式(I)に示

大型チップには使えない構造である。

一方、本実施例に於いては、8iチップ1と多層ブリント基板18の間に、熱膨張係数が両者の間であるALO。基板15(αSi<αALO。<αPB)を設けているので、はんだの熱疲労が少なく、熱面はALO。基板15によつて緩和される。従つて、Siチップの最外間パンプ間距離(d)は表1に示すように5mmまで可能となり、Siチップの大型化が実現できる。

さらに、81チップ1と多層ブリント基板18 とはAL<sub>1</sub>O<sub>8</sub>基板15のスルーホールを介してCCB 接続されているので、奥袋密度が低下するととも ない。

また、多層ブリント基板18はAl,O, 基板と比較して、高密化が容易で、かつ低コストであり、 さらに誘電率が低いため、計算スピードに優れている。

また、本実施例の場合の多層プリント基板18 はガラスエポキシ材であつたが、さらにシリカ等 のフィヺーを入れて低膨張化することが可能であ 特開昭59-996 (3)

す様に、せん断盃(r)の2乗に反比例するととが知られている。せん断歪(r)は式(2),(3)に示す様に最外周のパンプ間距離(d)、はんだ高さ(h)、接続される基根間の熱膨張係数の差(da)及び形状係数 k 等で決まる。せん断歪(r)は8 l チップ1 と中継基根1 8 間にかいては式(2)、中継基板1 5 と多層プリント板18(PB)間にかいては式(3)で与えられる。

	10年 保証寸 法 d	熱膨張係数の差		
81-AL10,	50	$d = \alpha A L_2 O_2 - \alpha S I = 5 \times 10^{-6} / C$ (7.5) (2.5)		
AL <sub>1</sub> O <sub>3</sub> -PB	5.50	$da = aPB - aA \ell_1O_3 = 4.5 \times 10^{-6}/C$ (12) (7.5)		

要1は多層ブリント基板(PB)にAL<sub>2</sub>O<sub>3</sub>中継 基板を使用した場合のCCBはんだパンプの耐熱 该労時命10年を保証する最外間のパンプ間距離 (d)を示したものである。従来の81チップを 多層プリント基板PBに直接CCB接続した場合 の10年の寿命を保証する寸法(d)は25mmで、

ることから、A.L<sub>L</sub>O。基板15と多層プリント基板 18間のはんだの熱疲労時命の安全率は高くなる。

一般に中継基板と多層プリント基板間の熱膨級係数の選は8 (チップと中継基板間の熱膨級係数の選よりも小さくとることにより、後者の寿命が大になるように設計する。

第7図は本実施例により高密度実装した場合の ヒートシンク構造を組合せたモジュール断面図で ある。

第7図(a)に於いて、6は取付枠、7は水冷取付枠、8は冷却水、9はHeガス、10ははんだ封止部、11は多層ブリント根基板18の出力ピン、22は液体金属、23はベローズ、24はヒートシンク、25は取付ポルトであり、第5図と同一符号は同一物及び相当物を示す。

8 | チップ1 の発生した熱は大部分、液体金属2 2をつつんだペローズ2 3 を介して、水冷された面と接したヒートシンク2 4 に伝えられる。一部は C C B のはんだパンプ2 を介してA L<sub>E</sub>O<sub>3</sub> 基板15 に伝えられ、熱放数される。多層ブリント基

板18はコネクターに選込むための出力ピン11がはんだ付されている。尚、第7図(D)に示す様にとのピン構造はピン固定枠26を設けて多層ブリント基板の帽子にはんだ27付した構造も可能である。

内部は不活性で熱伝導性の使れたHeガス9が 封止されている。ベローズ23のはね強さははん だが圧縮力でクリーブしない力で変形できる程度 に設計されている。

、第8図はAL<sub>2</sub>O<sub>4</sub> 基板15として、Sl チップ1と同一寸法(A') かよびSl チップ1より大きな寸法(A)を用いた場合の熱抵抗を比較するために、中心部(0-0')の温度を測定したもので、中継基板としてのAL<sub>2</sub>O<sub>2</sub> 基板15を大きくすることは中継基板の袋面積が大きくなり、熱放数性に優れた効果があることがわかる。

即ち、A La Oa 基板の表面積を、Siチップの表面機より大きくとることにより、熱強がより緩和される。

( 奥施例 2 )

表 2,

	10年保 証寸法d	熱彫設係数の差
81-81C	16.50	da=a8iC-a8i=15×10 <sup>-4</sup> /C (4) (25)
S.I C-AL,O.	7 0	$d\alpha = \alpha A L_1O_1 - \alpha 8 I C = 3.5 \times 10^{-9}/C$ (7.6) (4)

 $S \mid C$ 基板とほぼ等しい触脚恐係数を有する中継基板として、 $\triangle$  ライト  $(3AL_1O_1 \cdot 2S \mid O_2)$  にガラスを温入した基板 ( 熱膨强係数  $5.0 \times 10^{-9}$   $/ \odot )$  を使用すれば d は 1.0 m まで可能となる。

#### ( 爽施例 3 )

多層ブリント基板の材質としてガラスエポキシ材が一般的であるが、との他に、さらに低膨吸率を有するケンラークロス。ケブラー・ガラスクロスのエポキシ樹脂・ポリイミド樹脂等の各種の租合せが可能である。ケブラー・ガラスクロスのエポキシ樹脂系多層ブリント基板の熱膨張係数は8×10-0/Cと低く、中継基板として、8IC(αSI=4×10-0/C)、もしくはムライト・ガラス基板(αムライト=5×10-0/C)を使用する

特開昭59-996 (4)

本実施例に於いては、第9図に示す様に、Si チップ 1 ( $\alpha Si \simeq 2.5 \times 10^{\circ}$ / $\mathcal{C}$ ) の主表面に配置 される複数の電極端子と、 $A L_{1}O_{3}$ 基板 150 ( $\alpha A L_{1}O_{3} \simeq 7.5 \times 10^{\circ}$ / $\mathcal{C}$ ) の主表面に配置される複数の電極端子とをはんだによって接続する場合に、Sl チップ 1 と $A L_{2}O_{3}$  基板 150 との間に、中継基板として熱彫張係数が両者の間にあるSiC 基板 200 ( $\alpha SiC \simeq 4 \times 10^{\circ}$ / $\mathcal{C}$ ) を設けている。

第1図に示す様な、81チップ1とAL<sub>1</sub>O<sub>1</sub>多層 基板を直接CCB接続する従来例に於いては、10年間の寿命を保証するためには、81チップの最外周はんだパンプ間距離最大5mmまでであつたが、本実施例に於いては、81C基板200によつて、無益が緩和されるので、表2に示す様には7mmまで可能となり、81チップの大型化が更に図れる。

ととにより、計算速度も大で、かつ、大型CCB 突姿が可能となる。


以上述べた様に、本発明によれば、基板間の熱 歪が緩和できる基板の接続構造を得るととができ る。


#### 図面の簡単な説明

第1図は従来の基板の接続構造を示す断面図、第2図は本発明の第1の実施例に用いるALO。基板の製造工程を示す図、第3図は本発明の第1の実施例に用いるALO。基板のグリーンシートの断面図及び平面図、第4図は本発明の第1の実施例を用いるALO。基板のスルーホールの拡大断面図、第6図は本発明の第1の実施例を示す断面図、第7図は本発明の第1の実施例を用いたモジュール断面図、第8図は本発明の第1の実施例を用いたモジュール断面図、第8図は本発明の第1の実施例の効果を説明する図、第9図は本発明の第2の実施例を示す図である。

1 … S | チップ、1 5 …Aℓ<sub>1</sub>O<sub>2</sub> 芸板、1 8 …多層 プリント基板。

特開昭 59-996 (5)






BEST AVAILABLE COPY

特開留59-996 (6)





# English translation of JP-A-59-996

Title of the Invention

Substrate connecting structure

Scope of the Claim for Patent

- 1. A substrate connecting structure in which a plurality of electrode terminals on one side arranged on the main surface of one substrate and a plurality of electrode terminals on the other hand arranged on the main surface of another substrate having a heat expansion coefficient larger than that of the one substrate are connected by way of metal materials so as to correspond respectively, wherein a relay substrate having a heat expansion coefficient larger than the heat expansion coefficient of the one substrate and smaller than the heat expansion coefficient of another substrate is disposed between the one substrate and another substrate, and the electrode terminals on one side and the electrode terminals on another side connected by way of a plurality of through holes formed in the relay substrate.
- A substrate connecting structure according to claim
   , wherein the surface area of the relay substrate is
   larger than the surface area of the one substrate.
- A substrate connecting structure according to claim

- 1 or 2, wherein the substrate on one the side is an Si tip and the substrate on another substrate is a multi-layered printed substrate, and the relay substrate is an  ${\rm Al}_2{\rm O}_3$  substrate.
- 4. A substrate connecting structure according to claim 1 or 2, wherein the one substrate is an Si tip, another substrate is an  $Al_2O_3$  substrate and the relay substrate is an SiC substrate.

Detailed Description of the Invention

The present invention concerns a substrate connecting structure and, particularly, it relates to a substrate connecting structure suitable for high density and high reliability.

As existent high density multi-tip mounting, there has been known a CCB method, for example, as shown in JP-B No. 43-28735 in which electrodes formed in plurality to an Si tip and terminal portions of a circuit substrate on one side for supporting the same are joined directly by soldering. The problem of this mounting method is that a thermal strain attributable to the difference of the heat expansion coefficient is caused between the Si tip and the support and since the thermal strain is moderated by the solder at the connection portion, the solder gradually suffers from fatigue leading to rapture. Accordingly, a circuit substrate having a heat expansion coefficient greatly different from that of an Si tip can not be used since the solder easily suffer from thermal fatigue.

Fig. 1(a) and (b) show an existent example, in which are shown an Si tip 1, a solder bump 2, an  $Al_2O_3$  multi-layered plate 3, a W paste conductor 4 for the inner layer of the  $Al_2O_3$  multi-layered substrate, a surface wiring conductor 5 formed by applying Ni plating by 2 to 3  $\mu$ m to the W paste conductor, a through hole conductor 13, a

multi-layered printed substrate 18, and a Cu foil lead 6. Fig. 1(a) shows a general CCB mounting structure in which the Si tip 1 and the  $\mathrm{Al}_2\mathrm{O}_3$  multi-layered substrate 3 are put to CCB bonding. In view of the difference of the heat expansion coefficient between Si and Al<sub>2</sub>O<sub>3</sub>, the intersolver bump distance  $\underline{d}$  at the outermost circumference is allowed only up to about 5 mm in order to ensure the life for 10 years or more. Further, since only the W or Mo paste conductor can be used for the inner wiring conductor 4 of the  $\mathrm{Al}_2\mathrm{O}_3$  multi-layered wiring substrate 3 because it has to be baked at a high temperature simultaneously with an  $\mathrm{Al}_2\mathrm{O}_3$  green sheet, the dielectric constant is as high as from 8 to 10, which results in a bar for the high speed calculation. On the other hand, in a case of using a multi-layered print plate 18 of low dielectric constant instead of the  $Al_2O_3$  multi-layered substrate in Fig. 1(a), since the Cu conductor 6 is made of an organic insulative layer, the dielectric constant is as low as from 3.5 to 4.5 , which enables high speed calculation to improve the drawback in (a) above. However, since the heat expansion coefficient of the multi-layered printed board (glass epoxy) is as high as from 10 to 12  $\times$  10<sup>-6</sup>/°C, the difference of the heat expansion coefficient relative to Si (2.5  $\times$  10<sup>-6</sup>/°C) increases to result in a drawback that the solder bump easily suffers from thermal leading to

fracture.

An object of the present invention is to eliminate the foregoing drawbacks and to provide a structure capable of keeping the mounting density and the reliability as usual and moderating thermal strain in a substrate structure involving different heat expansion coefficient.

A feature of the present invention for attaining the foregoing purpose is to dispose a relay substrate having an intermediate heat expansion coefficient between a pair of substrates between both of them thereby connecting electrode terminals of the pair of substrate to each other by way of through holes in the relay substrate.

The present invention is to be described specifically with reference to the drawings.

#### (Example 1)

Fig. 2 is a chart showing the steps of manufacturing an  $Al_2O_3$  substrate as a relay substrate. The thickness of a sintered relay substrate is 0.5 mm, the diameter of a through hole is 150  $\mu m$ , and the pitch is 250  $\mu m$ .

Fig. 3(a), (b) are, respectively, a cross sectional view and a plan view in which apertures are formed by punching to a green sheet 12.

Solder bumps are formed each at a 250  $\mu m$  pitch substantially over the entire surface of the Si tip. Accordingly, apertures in the green sheet of the relay

substrate are formed each at the 250  $\mu m$  pitch so as to be through holes at the instance baked simultaneously.

A through hole electrode 14 is formed, as shown in Fig. 4(a) by forming a Cu conductor 19 by way of a photoresist and a chemical plating method to the inner wall of a through hole 13 and providing a solder electrode 41. The solder electrode 41 comprises Pb-5wt%Sn like the CCB soldering bump composition for the Si tip 1. The through hole conductor 14 may also be formed as shown in Fig. 4(b) by filling an Ag, Cu paste 20 by a printing method to an already sintered Al<sub>2</sub>O<sub>3</sub> substrate by a printing method and then sintering the same at a low temperature and applying dip solder plating 42. Since the resistance value of the through hole conductor is small, it gives no effects on the calculation speed even in a case of mounting with the Ag, Cu paste,

Fig. 5(a) shows a state before connecting each of the substrates and Fig. 5(b) shows the state after connection in which are shown an Si tip 1, a solder 2 having a composition of Pb-5wt\$Sn, an Al $_2$ O $_3$  substrate 15 as a relay substrate, a solder 16 comprising a composition of Pb-60wt\$Sn, a solder resist film 17, and a multi-layered printed substrate 18 comprising glass epoxy and Cu foil. In this case, the heat expansion coefficient  $\alpha$ -Si for the Si tip 1 is about 2.5 × 10<sup>-6</sup>/°C, the heat expansion

coefficient  $\alpha$ -Al<sub>2</sub>O<sub>3</sub> for the Al<sub>2</sub>O<sub>3</sub> substrate 15 is about 7.5  $\times$  10<sup>-6</sup>/°C and the heat expansion coefficient for the multi-layered printed substrate 18 is about 12  $\times$  10<sup>-6</sup>/°C.

At first, after connecting the Pb-5wt%Sn solder bump on the Si tip 1 and the  $\mathrm{Al}_2\mathrm{O}_3$  substrate 15 by using a rosin type flux at a highest temperature of 33°C, the flux is cleaned by trichlene and acetone. On the other hand, a solder plating (or paste) 16 comprising a Pb-60wt%Sn composition is applied of the Cu foil electrode formed at a pitch of 250  $\mu m$  over the surface layer on the multilayered printed substrate 18 into a state kept planar for easy bonding, or a gas contained in the solder is released by re-melting and, simultaneously, a semi-spherical solder 16 is formed on the electrode of the substrate. The previously joined Si tip 1 and the  $\mathrm{Al}_2\mathrm{O}_3$  substrate 15 are positioned to the multi-layered printed substrate 18 and then connected in a furnace with an atmosphere at 220°C. In this case, since the solder (Pb-5wt%Sn) connecting the Si tip 1 and the  $\mathrm{Al}_2\mathrm{O}_3$  substrate 15 has a melting point of about 300°C, it is not melted.

Fig. 6 shows the inter-bump distance <u>d</u> at the outermost circumference for ensuring ten year's life when undergoing a thermal hysteresis between the highest temperature of 75°C and a room temperature of the Si tip 1 during operation under the cycle once per day for showing

the resistance to thermal fatigue property in this example.

The thermal fatigue life (Nf) of the solder bump can be determined by the following equations.

$$N f = \frac{A}{d r^{2}} \qquad \dots \dots (1)$$

$$dr_{1} = \frac{d (\alpha A \mathcal{L}_{2}O_{9} - d S I) d T}{h_{1}} \qquad \dots \dots (2)$$

$$dr_{2} = \frac{d (\alpha P B - \alpha A \mathcal{L}_{2}O_{9}) d T}{h_{2}} \qquad \dots \dots (3)$$

It has been known that the thermal fatigue life (Nf) of the solder bump is in an inverse proportion to the square of shearing strain  $(\gamma)$ . As shown in the equations (2), (3), the shearing strain  $(\gamma)$  is determined depending on the inter-bump distance (d) at the outermost circumference, the height of the soldering (h), the difference  $(\Delta\alpha)$  of the heat expansion coefficient between the substrates to be connected, the shape factor k, etc. The shearing strain  $(\gamma)$  is given according to the equation (2) between the Si tip 1 and the relay substrate 15 and according to the equation (3) between the relay substrate 15 and the multi-layered printed board 18 (PB).

Table 1

	10 year's life ensuring size d	Difference of heat expansion coefficient
Si-Al <sub>2</sub> O <sub>3</sub>	5 0	$\Delta \alpha = \alpha \text{ Al}_2 \text{O}_3 - \alpha \text{Si} = 5 \times 10^{-6} / ^{\circ}\text{C}$ (7.5) (2.5)
Al <sub>2</sub> O <sub>3</sub> -PB	5.5 <sup>0</sup>	$\Delta \alpha = \alpha PB - \alpha Al_2O_3 = 4.5 \times 10^{-6}/^{\circ}C$ (12) (7.5)

Table 1 shows the inter-bump distance (d) at the outermost circumference for ensuring the ten year's thermal fatigue resistance life of the CCB solder bump in a case of using the Al<sub>2</sub>O<sub>3</sub> relay substrate for the multilayered printed substrate (PB). The size (d) for ensuring the ten year's life is 2.5 mm in a case of connecting the existent Si tip to the multi-layered printed substrate PB by direct CCB connection, which is a structure that can not be used for a large-sized tip.

On the other hand, in this example, since the  ${\rm Al_2O_3}$  substrate 15 having a heat expansion coefficient between the Si tip 1 and the multi-printed substrate 18 ( $\alpha{\rm Si}$  <  $\alpha{\rm Al_2O_3}$  <  $\alpha{\rm PB}$ ) is disposed between both of them, the solder less undergoes thermal fatigue and the thermal strain is moderated by the  ${\rm Al_2O_3}$  substrate 15. Accordingly, the inter-bump distance at the outermost circumference (d) of the Si tip can be increased up to 5 mm as shown in Table 1 and the size of the Si tip can be increased.

Further, since the Si tip 1 and the multi-layered printed substrate 18 is CCB connected by way of the through holes in the  $Al_2O_3$  substrate 15, the mounting density is not lowered.

Further, since the multi-layered printed substrate 18 can be increased in view of density more easily compared with the case of the  ${\rm Al}_2{\rm O}_3$  substrate and the cost

;0355613954

is decreased and, further, since the dielectric constant is lower, it is excellent in the calculation speed.

Further, while the multi-layered printed substrate 18 is a glass epoxy material in this example, since the expansion can be further lowered by incorporating a filler such as silica, the safety factor for the thermal fatigue life of the solder between the  $Al_2O_3$  substrate 15 and the multi-layered printed substrate 18 is increased.

Generally, by making the difference of the heat expansion coefficient between the relay substrate and the multi-layered printed substrate smaller than the difference of the heat expansion coefficient between the Si tip and the relay substrate, it is designed such that the life of the latter is increased.

Fig. 7 is a cross sectional view of a module formed by a combination of a heat sink structure in a case of high density mounting according to this example.

In Fig. 7(a), are shown a mounting frame 6, a water cooled attaching frame 7, cooling water 8, He gas 9, a solder sealing portion 10, output pins 11 of a multi-layered printed board substrate 18, liquid metal 22, bellows 23, a heat sink 24, and an attaching bolt 25, in which identical reference numerals with those in Fig. 5 denote corresponding identical or corresponding components.

Most of the heat generated in the Si tip 1 is

transmitted by way of the bellows 23 including the liquid metal 22 to the heat sink 24 in contact with the water cooled surface. A portion of the heat is transmitted by way of the CCB solder bump 2 to the Al<sub>2</sub>O<sub>3</sub> substrate 15 and dissipated. The multi-layered printed substrate 18 is soldered with the output pins 11 for insertion into a connector. As shown in Fig. 7(b), a structure in which a pin fixing frame 26 is disposed and secured by soldering 27 to the terminals of the multi-layered printed substrate is also possible for the pin structure.

The He gas 9 which is inert and excellent in the heat conductivity is sealed in the inside. The spring force of the bellows 23 is designed to such an extent that the solder can deform with a force not creeping by a compressive force.

In Fig. 8, for comparing the heat resistance between a case of using the  $Al_2O_3$  substrate 15 having a size (A') identical with that of the Si tip 1 and the size (A) larger than that of the Si tip 1, a temperature is measured along the central portion (0 - 0'), and it can be seen that increase of the size of the  $Al_2O_3$  substrate 15 as a relay substrate increases the surface area of the relay substrate to provide an excellent effect for the heat dissipation property.

That is, the thermal strain can be moderated more by

increasing the surface layer of the Al<sub>2</sub>O<sub>3</sub> substrate to larger than the surface area of the Si tip.

### (Example 2)

In this example, as shown in Fig. 9, in a case of connecting a plurality of electrode terminals arranged on the main surface of the Si tip 1 ( $\alpha$ Si  $\cong$  2.5  $\times$  10<sup>-6</sup>/°C) and a plurality of electrode terminals arranged on the main surface of the Al<sub>2</sub>O<sub>3</sub> substrate 150 ( $\alpha$ Al<sub>2</sub>O<sub>3</sub>  $\cong$  7.5  $\times$  10<sup>-6</sup>/°C) by soldering, an SiC substrate 200 having a heat expansion coefficient between the Si tip 1 and the  $\mathrm{Al}_2\mathrm{O}_3$  substrate 150 ( $\alpha \text{SiC} \cong 4 \times 10^{-6}/^{\circ}\text{C}$ ) is disposed as the relay substrate between both of them.

While the inter-solder bump distance at the outermost circumference of the Si tip was up to 5 mm at the maximum in order to ensure the ten year's life in the existent example of connecting the Si tip 1 and the Al<sub>2</sub>O<sub>3</sub> multi-layered substrate by direct CCB as shown in Fig. 1, whereas since the thermal strain is moderated by the SiC substrate 200 in this example, d can be up to 7 mm as shown in Table 2 and the size of Si tip can be further increased.

Table 2

	10 year's life ensuring size d	Difference of heat expansion coefficient
Si-SiC	16.5	$\Delta \alpha = \alpha \text{SiC} - \alpha \text{ Si} = 1.5 \times 10^{-6} / ^{\circ}\text{C}$ (4) (2.5)
SiC-Al <sub>2</sub> O <sub>3</sub>	70	$\Delta \alpha = \alpha \text{ Al}_2O_3 - \alpha \text{SiC} = 3.5 \times 10^{-6} / ^{\circ}\text{C}$ (7.5) (4)

In a case of using a substrate incorporated with glass in mullite  $(3Al_2O_3 \cdot 2SiO_2)$  (heat expansion coefficient:  $5.0 \times 10^{-6}/^{\circ}C$ ) as the relay substrate having the heat expansion coefficient substantially equal with that of the SiC substrate d can be increased up to 10 mm. (Example 3)

While the glass-epoxy materials are general as the material for the multi-layered printed substrate, various kinds of combinations having low expansion rate, for example, Kevlar cloth, Kevlar  $\cdot$  glass cloth with epoxy resin, polyimide resin, etc are possible. The heat expansion coefficient of the epoxy resin multi-layered printed substrate of Kevlar  $\cdot$  glass cloth is as low as 8 ×  $10^{-6}$ /°C, and high calculation speed and mounting of large size CCB are possible by using SIC ( $\alpha$ SiC = 4 ×  $10^{-6}$ /°C) or mullite  $\cdot$  glass substrate ( $\alpha$ -mullite = 5 ×  $10^{-6}$ /°C) as the relay substrate.

As has been described above according to the present invention, a substrate connecting structure capable of moderating the thermal strain between the substrates can be obtained.

Brief Description of the Drawings

Fig. 1 is a cross sectional view showing an existent substrate connecting structure, Fig. 2 is a view showing the steps of manufacturing an  $\mathrm{Al}_2\mathrm{O}_3$  substrate used in the first example of the invention, Fig. 3 shows a cross sectional view and a plan view of a green sheet for an  $\mathrm{Al}_2\mathrm{O}_3$  substrate used in the first example of the invention, Fig. 4 is an enlarged cross sectional view for a through hole in the  $\mathrm{Al}_2\mathrm{O}_3$  substrate used in the first example of the invention, Fig. 5 is a cross sectional view showing the first example of the invention, Fig. 6 is a view explaining the effect of the first example of the invention, Fig. 7 is a cross sectional view for a module using the first example of the invention, Fig. 8 is a view explaining the effect of the first example of the invention, and Fig. 9 is a view showing a second example of the invention.

- 1 Si tip
- 15 Al<sub>2</sub>O<sub>3</sub> substrate
- 18 multi-layered printed substrate

